⑫ 公 開 特 許 公 報 (A) 平1-204527

®Int. Cl. 4 H 03 M 1/74 識別記号

庁内整理番号 6832 - 5 J

平成1年(1989)8月17日 43公開

請求項の数 7 (全10頁)

デジタルーアナログ変換器 60発明の名称・

> 20特 顧 昭63-324848

22出 頤 昭63(1988)12月24日

優先権主張 図1987年12月24日図オランダ(NL)図8703128

ヘンドリカス・ヨハネ オランダ国 5621 ベーアー @発明者

> ス・スコウウエナール ネバウッウエッハ1

ス

⑫発 明 者 デイルク・ウオーテ オランダ国 5621 ベーア

> ル・ヨハネス・フロウ ネパウツウエツハ1

ネフエルド

エヌ・ベー・フイリツ オランダ国 5621 ベーアー アインドーフェン 勿出 願人 フルー

> プス・フルーイランペー ネパウツウエツハ1

ンフアプリケン

弁理士 杉村 外1名 四代 理 人 暁秀

- 1. 発明の名称 デジタルーアナログ変換器
- 2. 特許請求の範囲
 - 1. デジタル入力信号をアナログ出力信号に変 換するデジタルーアナログ変換器であって、
 - デジタル入力信号を受ける入力端子と、
 - アナログ出力信号を生じる出力端子と、
 - 適切に規定された比でN個の出力端にN 個の電流を発生させるようにしたN個の電流 顔を有する電流顔回路と、
 - この電流源回路のN個の出力端に結合さ れたN個の入力端と、デジタル入力信号を受 ける前記の入力端子に結合された他の入力端 と、前記の出力端子に結合された出力端とを 有し、前記の電流源回路の出力端に得られる 電流からデジタル入力信号の関数としてアナ ログ信号を構成する組合せ回路と

を具える当該デジタルーアナログ変換器にお いて、

前記の電流源回路は互いにほぼ等しい電流

強度のN個の電流を発生するように構成され ており、ある期間中前記の入力端子に与えら れるデジタル入力信号Dを変換するためにこ の期間が少なくとも2つの副期間に細分割さ れるようになっており、前記の組合せ回路は、 dをデジタル入力信号Dの10進値を表わすも のとして前記の期間内にある各副期間中それ ぞれN 個の電流源のうちのd個の電流源の種 々の組合せ電流が合成されるように各副期間 中は個の電流源の電流を合成するように構成 されていることを特徴とするデジタルーアナ ログ変換器。

2. 請求項1に記載のデジタルーアナログ変換 器において、前記の電流源にインデックスェ (xは1≤x≤Nを満足する整数)を付して 表わした場合、前記の組合せ回路は、前配の 期間内にあるJ個の副期間のうちのす番目 (jは1~Jの範囲にある)の副期間中、i. が奇数の場合インデックス ((j-1)・N+J) /J ~ {(j-1)·N+d·J } /J が付された電流

源の電流を合成し、jが偶数の場合インデックス(j-N-d・J+J)/J〜j・N/Jが付された電流源の電流を合成するように構成され、前記の式の1つに応じて計算したインデックス xがNよりも大きいか或いは1よりも小さい場合に、

 $x' = x \mod N$

を満足するインデックスx´をインデックス xの代りに取入れるようになっていることを 特徴とするデジタルーアナログ変換器。

3. 請求項1に記載のデジタルーアナログ変換器において、前記の電流源は基板上に整列され、インデックス1が両外側の電流源のうちの一方の電流源に付され、これに続くインデックスが順次隣接する電流源に付され、最大のインデックスが前記の両外側の電流源のでもの他方の電流源に付されたものとすると、前記の組合せ回路は、第1副期間中インデックスN+1-d ~N が付さ

回路のN個の入力端の各々はN個のスイッチ ングユニットのうちの関連の1つのスイッチ ングユニットの入力端に結合され、これらN 個のスイッチングユニットのすべての出力端 は組合せ回路の出力端に結合され、組合せ回 路の前記の他の入力端はデジタル入力信号を 受ける制御信号発生器の入力端に結合され、 制御信号発生器のN個の出力端の各々はN個 のスイッチングユニットのうちの関連の1つ のスイッチングユニットの制御信号入力端に 結合され、制御信号発生器は入力端に存在す るデジタル信号Dに依存してd個のスイッチ ング信号を発生しかつこれらは個のスイッチ ング信号を前記の期間内にある各副期間中そ れぞれこの制御信号発生器のd個の出力端の 異なる組合せに供給するようになっており、 各スイッチングユニットは関連の制御信号入 力端に供給されるスイッチング信号による制 御の下で当該スイッチングユニットの入力端 を当該スイッチングユニットの出力端に結合

れた電流源の電流を合成するように構成され ていることを特徴とするデジタルーアナログ 変換器。

4. 請求項3に記載のデジタルーアナログ変換器において、Nが偶数であり、また前記の組合せ回路は第3副期間中インデックス

 $\frac{N}{2}$ + 1 $\sim \frac{N}{2}$ + dが付された電流源の電流を合成し、第4副期間中インデックス

 $\frac{N}{2}$ + 1-d $\sim \frac{N}{2}$ が付された電流源の電流

を合成するように構成されていることを特徴 とするデジタルーアナログ変換器。

5. 請求項1~4のいずれか一項に記載のデジタルーアナログ変換器において、前記の組合せ回路はN個のスイッチングユニットと、1つの制御信号発生器とを具え、各スイッチングユニットは入力端、制御信号入力端およびN個の出力端を有し、前記の組合せ端およびN個の出力端を有し、前記の組合せ

するようになっていることを特徴とするデジ タルーアナログ変換器。

6. 請求項3に記載のデジタルーアナログ変換 器において、前記の組合せ回路がN個の第1 スイッチングユニットと、1個の第2スイッ チングユニットと、制御信号発生器とを具え、 N個の第1スイッチングユニットの各々は入 力端と、制御信号入力端と、第1および第2 出力端とを有し、前記の第2スイッチングユ ニットは第1および第2入力端と、制御信号 入力端と、出力端とを有し、前記の制御信号 発生器は1個の入力端とN個の出力端とを有 し、組合せ回路のN個の入力端の各々はN個 の第1スイッチングユニットのうちの関連の 1個の第1スイッチングユニットの入力端に 結合され、N個すべての第1スイッチングユ ニットの第1出力端は前記の第2スイッチン グユニットの第1入力端に結合され、N個す べての第1スイッチングユニットの第2出力 端は第2スイッチングユニットの第2入力端

に結合され、第2スイッチングユニットの出 力端は組合せ回路の出力端に結合され、組合 せ回路の前記の他の入力端は制御信号入力端 を有する変換器ユニットを経て制御信号発生 器の入力端に結合され、制御信号発生器のN 個の出力端の各々はN個の第1スイッチング ユニットのうちの関連の1つの第1スイッチ ングユニットの制御信号入力端に結合され、 前記の変換器ユニットは、第1副期間中当該 変換器ユニットの制御信号入力端に存在する 第1制御信号による制御の下でデジタル信号 Dを制御信号発生器の入力端に通し、第2刷 期間中当該変換器ユニットの制御信号入力端 に存在する第2制御信号による制御の下で反 転デジタル信号Dを制御信号発生器の入力端 に通すように構成されており、前記の制御信 号発生器は、第1副期間中その入力端に存在 するデジタル信号Dに依存してd個の第1ス イッチング信号とN-d個の第2スイッチン グ信号とを発生し、これら第1スイッチング 信号を最初の4個の出力端に生ぜしめるとと もに前記の第2スイッチング信号を残りのN -d個の出力端に生ぜしめるように構成され ており、この制御信号発生器は更に、第2副 期間中その入力端に存在するデジタル信号D に依存してNーd個の第1スイッチング信号 とd個の第2スイッチング信号とを発生しこ れら第1スイッチング信号を最初のNーd個 の出力端に生せしめるとともに前記の第2ス イッチング信号を残りの出力端に生ぜしめる ように構成されており、第1スイッチングユ ニットの各々は、第1スイッチング信号によ る制御の下でその入力端をその第1出力端に 結合するとともに第2スイッチング信号によ る制御の下でその入力端をその第2出力端に 結合するようになっており、前記の第2スイ ッチングユニットは第1制御信号による制御 の下でその第1入力端をその出力端に結合す るとともに第2制御信号による制御の下でそ の第2入力端をその出力端に結合するように

なっており、前記の第1および第2制御信号 はそれぞれ第1および第2副期間中に第2ス イッチングユニットの制御信号入力端に存在 するようになっていることを特徴とするデジ タルーアナログ変換器。

7. 請求項1~6のいずれか一項に記載のデジタルーアナログ変換器において、前記の組合せ回路の出力端と前記の出力端子との間に平均化回路が配置され、この平均化回路はある各期間に亘り組合せ回路の出力信号を平均化するようになっていることを特徴とするデジタルーアナログ変換器。

3. 発明の詳細な説明

(産業上の利用分野)

本発明は、デジタル入力信号をアナログ出力信 号に変換するデジタル-アナログ変換器であって、

- デジタル入力信号を受ける入力端子と、
- アナログ出力信号を生じる出力端子と、
- 適切に規定された比でN個の出力端にN個の電流を発生させるようにしたN個の電流源を有する電流源回路と、
- この電流源回路のN個の出力端に結合されたN個の入力端と、デジタル入力信号を受ける前記の入力端子に結合された他の入力端と、前記の出力端子に結合された出力端とを有し、前記の電流源回路の出力端に得られる電流からデジタル入力信号の関数としてアナログ信号を構成する組合せ回路と

を具える当該デジタルーアナログ変換器に関する ものである。

この種類のデジタルーアナログ変換器は公開されたオランダ国特許出願第8,003,948 号 (特開昭

57-48827号公報に対応) 明細費に開示されており 既知である。

(従来の技術)

このようなデジタルーアナログ変換器では、米 国特許第3,982,172 号 (特開昭50-146854 号公報 に対応) および米国特許第4.125,803 号 (特開昭 52-132765 号公報に対応) から既知の動的置換 (パーミュテーション) 原理が用いられており、 この原理によれば、互いにほぼ等しい電流を循環 置換に応じて出力端に結合することにより正確な 相対強度比を有する電流が電流源回路で発生され る。この既知の電流源回路はこの目的のための置 換回路を有している。循環置換によれば、最初に 発生された電流の各々の、平均値に対する偏差が 1 循環(巡回) 当りしばしば等しく出力電流の各 々に現われる。従って、各出力電流は、最初に発 生された電流の平均値に対して、従って他の出力 電流の各直流成分に対して極めて正確な強度比を 有する直流成分を有している。最初に発生された 電流間の相対的な差はこれらの出力電流に交流成

分として現われ、これらの交流成分は最大信号周 波数に対する置換周波数に依存し且つ最初に発生 された電流の相対強度比に依存して妨害されたり されなかったりする。

(発明が解決しようとする課題)

しかし従来のデジタル-アナログ変換器の場合、 良好に規定された比で電流を得るために、電流源 回路で発生さすべき電流の数が増大すると個数が 増大するシフトレジスタを電流源が用いている。

これにより既知のデジタルーアナログ変換器における電力消費量を多くしてしまう。

本発明の目的は、簡単で必要とする素子数が少なく、従って電力消費量を少なくでき、それにもかかわらず電流が等しくならないのを (非同一性を)補償しうるようにしたデジタルーアナログ変換器を提供せんとするにある。

(課題を解決するための手段)

本発明は、デジタル入力信号をアナログ出力信 号に変換するデジタルーアナログ変換器であって、

- デジタル入力信号を受ける入力端子と、
- アナログ出力信号を生じる出力端子と、
- 適切に規定された比でN個の出力端にN個の電流を発生させるようにしたN個の電流源を有する電流源回路と、

-この電流源回路のN個の出力端に結合されたN個の入力端と、デジタル入力信号を受ける前記の入力端子に結合された他の入力端と、前記の出力端子に結合された出力端とを有し、前記の電流源回路の出力端に得られる電流からデジタル入力

信号の関数としてアナログ信号を構成する組合せ 回路と

本発明は、デジタルーアナログ変換器を前記の オランダ国特許出願第8,003,948 号 (特開昭 57-48827 号公報) 明細書に開示されたのとは異なる ように形成することもできるという認識を基に成 したものである。実際には、互いにほぼ等しい (しかし非直線性の為に、また電流源が基板上の

本発明によるデジタルーアナログ変換器では更に、前記の電流源にインデックスx (xは1≤x≤Nを満足する整数)を付して表わした場合、前記の組合せ回路は、前記の期間内にあるJ個の副期間のうちのj番目(jは1~Jの範囲にある)の副期間中、jが奇数の場合インデックス(j-1)・N+J)/J~(j-1)・N+d・J)/J が付された電流源の電流を合成し、jが偶数の場合インデックス(j-N-d・J+J)/J~j・N/J が付された電流

を合成するように構成されている場合には、N個の電流源に亘る電流強度の勾配であって中心に対し対称的な勾配を補償することができる。

(実施例)

以下図面につき説明する。

第1図は本発明によるデジタルーアナログ(DーA)変換器の第1実施例を示し、このDーA変換器はデジタル入力信号Dを受ける入力端子1と、アナログ出力信号を生じる出力端子2と、電流強度が互いにほぼ等しいN個の電流パーパーを生じるN個の電流源を具える電流器回路3と、組合せ回路4と、平均化回路5とを有している。電流の関連の入力端3.1~3.N は組合せされた他の入力端4.1~4.N にそれぞれ結合された他の入力端子6と、平均化回路5の入力端7とを有しており、平均化回路5の出力端9は出力端子2に接合されている。

組合せ回路4はN個のスイッチングユニットS₁~S₁をも具え、各スイッチングユニットが入力

源の電流を合成するように構成され、前記の式の 1つに応じて計算したインデックスxがNよりも 大きいか或いは1よりも小さい場合に、

$$x' = x \mod N$$

を満足するインデックス x´ をインデックス x の 代りに取入れるようにすることができる。

特に、電流源が基板上に整列されたデジタルー アナログ変換器では、前記の組合せ回路は、第1 副期間中インデックス1~ d が付された電流源の 電流を合成し、第2副期間中インデックスN+1-d ~N が付された電流源の電流を合成するように構成されているようにすることができる。

このようなデジタルーアナログ変換器によれば、 N個の電流源に亘る電流強度の直線勾配を補償し うるようになる。前記の組合せ回路が第3副期間 中インデックス

$$\frac{N}{2}$$
 + $1\sim\frac{N}{2}$ + d が付された電流源の電流

を合成し、第4副期間中インデックス

$$\frac{N}{2}$$
 + 1-d $\sim \frac{N}{2}$ が付された電流源の電流

端10.1と出力端10.2と制御信号入力端10.3を有している。これらの符号はスイッチングユニット S_1 に対してのみ付してあるがスイッチングユニット $S_2 \sim S_1$ に対しても同様である。組合せ回路 4 の入力端4.1 \sim 4.N の各々はスイッチングユニット $S_1 \sim S_1$ の 1 つの関連の入力端10.1 に結合されている。

スイッチングユニットS. ~S. のすべての出力 端10.2は出力端7に結合されている。また制御信 号発生器15も設けられている。この制御信号発生 器15の入力端16は組合せ回路の入力端6に結合さ れており、この制御信号発生器のN個の出力端 17.1~17.Nの各々はスイッチングユニットS. ~S. の1つの関連の制御信号入力端10.3に結合さ れている。

平均化回路 5 は後の説明から明らかとなるよう に期間 T。毎に組合せ回路 4 の出力信号を平均化 する。この平均化回路は本発明にとって本質を成 すものでも必要なものでもない。

デジタル信号 D (この信号は"1"および"0"

の n ピットデジタル数より成る) を変換するために、平均化回路 5 に対する平均化期間である時間 間隔を少なくとも 2 つの副期間に細分割し、このデジタル信号Dを期間 T。中入力端子 1 に与える。

デジタル信号Dの10進値をdとした場合、組合せ回路4は、期間 T。内にある副期間 Tai中それぞれ d 個の電流源の電流を合成し、N 個の電流源 Ii~Ii のうちの d 個の電流源の種々の組合せのそれぞれの電流を各副期間中合成するようになっている。

第1図の実施例の特定の動作を以下に第2a~2c図につき詳細に説明する。

第2a 図はN個の電流源!」~! ** に亘る電流分布 「を示す。電流強度」は縦軸にプロットされ、電 流源の順番数 ** は横軸上にプロットされている。 第2a 図から明らかなように、電流源に亘る電流強 度の変化は直線的(リニア)である。この変化は の変化は直線的(リニア)である。この変化は の変化は直線的である。この変化は が表現れる。 数別させる場合に生じる。符号」はすべて電流 強度に対する平均電流強度を示す。制御信号発生 器15は入力端16に与えられるデジタル信号 Dに依存して第1副期間中に出力端17.1~17.dにスイッチング信号を生せしめる。これらのスイッチング信号による制御の下でスイッチングユニットS.~S。が閉じられる。すなわちこれらスイッチングユニットは入力端10.1 および出力端10.2 間の接続を達成する。このことを第1図ではスイッチングユニットS.およびS.に対して示してある。この場合、

$I_1 + I_2 + ---+ I_{d-1} + I_d$

に等しい強度の電流が出力端 7 を経て流れる。このことを第2b 図に斜線を付した領域で示してある。

第2副期間では、制御信号発生器15か同じくデジタル信号Dに依存して出力端17.N+1-d~17.Nに制御信号を生せしめる。この場合

 $I_{N+1-d} + ---- + I_{N-1} + I_N$

に等しい強度の電流が出力端 7 を経て流れる。このことを第2c 図に斜線を付した領域で示してある。

平均化回路における2つの電流強度の平均化は、 デジタル信号Dの各値に対し

$d \cdot \overline{1}$

に等しい電流強度が出力端子 2 に生ぜしめられる ということを意味する。このようにして電流強度 の直線的変化が補正されること明らかである。

平均化回路は例えば低域通過フィルタとすることができる。

スイッチングユニットS₁~S₁の出力端10.4に 結合された端子18はスイッチ・オンされない電流 源の電流を除去するためのものであり、このこと は、入力端10.1が出力端10.4に結合された状態に 関連のスイッチングユニットがあるということを 意味する。

第3図は第1図の第1実施例に極めて類似している第2実施例を示す。N(=7) 個の電流源は7個のnpn トランジスタT・・・・ でより実現され、これらトランジスタのエミッタはすべて接地結合され、ベースには電圧 Vr・・・ が与えられる。これらトランジスタのコレクタは電流源回路3′の出力端3.1~3.7 を構成する。

制御信号発生器15′には変換器30が設けられ、

この変換器はその入力端31.1, 31.2, 31.3に供給 される (3ピット) デジタル信号をいわゆるサー モメータコードに変換する。このことは、入力端 31に与えられるデジタル信号Dに相当する10進値 d に依存して出力端32.1~32.7のうちのd個の出 力端、すなわち出力端32.1~32.dが高レベル、す なわち論理値"1"となるということを意味する。 出力端32.1~32.7の各々は7個のnpn トランジス タTi.i~Ti.iのうちの関連のnpn トランジスタの ベースに結合されている。これらトランジスタ Ti.i のエミッタの各々はnpn トランジスタTz.i ~「1.7の関連のトランジスタ「2.1のエミッタに結 合されている。ここにiは1~1の値をとる。ト ランジスタ『1.1とトランジスタ『2.1との結合エミ ッタは電流源回路 3′の出力端3.i に結合されて いる。トランジスタ『エ」~『2.7のペースにはすべ て電圧 Vreraが与えられる。

2 つのトランジスタT_{1.1}およびT_{2.1}は、(結合エミッタである)入力端と、(トランジスタT_{1.1}のベースである)制御信号入力端と、(トランジ

スタT1.1およびT2.1のコレクタを以てそれぞれ構成される) 第1および第2出力端とを有する第1スイッチングユニットS1.1を構成する。すべての第1出力端(トランジスタT1.1~T1.1のコレクタ)は共通端子33.1に結合され、すべての第2出力端(トランジスタT2.1~T2.1のコレクタ)は共通端子33.2に結合されている。これらの2つの端子33.1および33.2は第2スイッチングユニット34の第1および第2入力端をそれぞれ構成し、この第2スイッチングユニットは更に制御信号入力端35と、組合せ回路4 の出力端7に結合された出力端36を有する。

第 2 スイッチングユニット34は 4 個のnpn トランジスタT_{3.1}~T_{3.4}を有している。トランジスタT_{3.1}およびT_{3.2}のエミッタは端子33.1に結合され、トランジスタT_{3.3}およびT_{3.4}のエミッタは端子33.2に結合されている。トランジスタT_{3.1}およびT_{3.4}のベースは制御信号入力端35に結合され、トランジスタT_{3.2}およびT_{3.4}のベースには電圧 V_{rocc}が与えられる。トランジスタT_{3.2}およびT_{3.4}のコ

T₁..のベースにおける"低"レベル制御信号と、トランジスタT₃..2およびT₃..3のベースにおける信号 V_{ref3}との為に、トランジスタT₃..2およびT₃..3はターン・オンし、他のトランジスタT₃..1およびT₃..4はターン・オフする。従って、第2b図における曲線 I の下側の斜線領域に相当する電流強度の電流が出力端36を経て流れる。

期間 T. 内に位置する第2副期間 Taz中は論理 値 "1"すなわち "高" レベル信号である第2 制御 信号が入力端40に与えられる。この場合EXOR38は デジタル信号 D の反転、すなわち D であるデジタル信号を通す。このことは、変換器30の出力端 32.1~32.N-dが "高" レベルであるということを 意味する。これにより、電流源Ta.1~Ta.1-aを経て出力 端33.1に結合されるようになる。従って、第2c図における曲線 I の下側の斜線領域に相当する電流 強度の電流がこの出力端33.1を経て流れる。

変換器30の出力端32. N+1-d~32. Nが "低" レベルであるという事実の為に、トランジスタ [2. N+1-d

レクタは出力端36に結合され、トランジスタT... およびT...のコレクタは端子18に結合されている。

入力端δには3ピットデジタル信号Dが与えられる。

3 ビットの各ピットは別々のリード線を経て排他的OR(EXOR)ゲート38.1~38.3の第1入力端37.1~37.3の各々に供給される。これら3つのEXORゲート38の出力端39.1~39.3は変換器30の入力端31.1~31.3に結合されている。

制御信号入力端40は入力端35と、EXORゲート 38.1, 38.2 および38.3 のそれぞれの第2入力端 41.1, 41.2 および41.3 とに結合されている。

期間 Ta 中にある第1副期間 Ta 中は、論理値 "0" すなわち "低"レベル信号である第1制御信号が入力端40に存在する。EXORゲート38はデジタル信号 Dを変化しない形態で通す。このことは変換器30の d 個の出力端32.1~32.dが "高"レベルとなることを意味する。その結果、電流源Ta ー で Ta a が導通したトランジスタTa ー a を経て出力端33.1に結合される。トランジスタTa ー および

~T_{2. II}はターン・オンされる。従って、第2c図における曲線Iの下側の斜線領域に相当する電流強度の電流が出力端33.2を経て流れる。

トランジスタT2.1およびT3.4のベースには"高"レベル信号が供給される為、これら2つのトランジスタがターン・オンし、トランジスタT3.2およびT3.1はターン・オフされる。従って、入力端33.2が出力端36に結合される。従って、第2c図において曲線Iの下側の斜線領域に相当する電流強度の電流が出力端36を経て流れる。

平均化回路 5 における平均化により端子 2 におけるアナログ出力信号を d・1 とする。

第1および3図の実施例は特に電流強度の直線 変化勾配を補償するのに適している。しかしこれ らの実施例は、中心に対して対称的な変化を有す る勾配のような電流強度の高次勾配を補償するの にはそれほど適していない。

第4図の実施例は、直線的でない変化を呈する 勾配を補正するのに適している。第4図の実施例 は第1図の実施例に極めて類似している。制御信 号発生器15、は期間 T。中入力端16を経てデジタル信号Dを受けるとともに入力端40を経て第1制御信号Cを受ける。第1制御信号Cは、期間 T。をJ個の副期間 T。」に細分割するとともに(第5 図参照)、制御信号発生器15、がこれらJ個の副期間の各々では個のスイッチング信号をN個の出力端17のうちのは個の出力端に発生させるようにする。

各副期間中それぞれN個の出力端17のうちのd個の出力端の種々の組合せにd個のスイッチング信号が供給される。制御信号入力端10.3に供給されるスイッチング信号による制御の下でスイッチングユニットS,のようなスイッチングユニットが図示とは異なる位置にされ、このことは、副期間の各々で、d個の電流源の種々の組合せが出力端7に結合されるということを意味する。

制御信号発生器15 " は、 j 番目の副期間 T_a j 中、 j が奇数の場合インデックス x が $\{(j-1)N+J\}$ /J $\sim \{(j-1)N+d\cdot J\}$ /Jに等しい電流源 I_x が、或いは j が偶数の場合インデックス x が $\{j-N-d\cdot M\}$

されるということを意味する(第6図で左上から 右下に太い線で描いた斜線領域を参照のこと)。

第3副期間(j=3) では、インデックス

$$\frac{N}{2} + 1 \sim \frac{N}{2} + d$$

が付された電流源、すなわち電流源 1。~1.1.が出力端 7 に結合される(第 6 図で左下から右上に細い線で描いた斜線領域を参照のこと)。

第4副期間(j=4) では、インデックスN-d+1 ~ N が付された電流源、すなわち電流源 【14, 【15 およびLie が出力端7に結合される(第6図で左上から右下に細い線で描いた斜線領域を参照のこと)。

出力端でに接続された平均化回路(図示せず)における平均化後、D-A変換器の出力端にd・Tの電流強度の電流が生ぜしめられる。ここにTulf個の電流強度の平均値である。

(4つの)副期間の順番は変えることができる こと明らかである。

dをN/2 よりも大きくする必要がある場合には、

J+J)/J~j・N/J に等しい電流源 1. が出力端 7 に結合される。

J=2の場合、第1図あるいは第3図の実施例も当てはまる。

J=4とした実施例を以下に第6図につき詳細に説明する。電流源回路3、は16個の電流源を有するものとする。また第6図では、16個の電流源に亘る電流強度勾配は一次(直線的)勾配と二次(対称的)勾配とより成っているもとする。

第1副期間(j=1) では電流源 I, ~1。が出力 端7に結合される。第6図でd=3 としている為、 上述したことは最初の3個の電流源I, I,および I,が出力端7に結合されているということを意味 する(第6図で左下から右上に太い線で描いた斜 線領域を参照のこと)。

第2副期間(j=2) では、インデックス

$$\frac{N}{2} - d + 1 \sim \frac{N}{2}$$

が付された電流源が出力端 7 に結合される。このことは、電流源1。、1,および1。が出力端 7 に結合

jを奇数とした場合の上限値((j-1)N+d・J)/JがインデックスをNよりも大きくしうるようにする。同様にjが偶数の場合の下限値(j・N-d・J+J)/Jがインデックスを零よりも小さく或いは零に等しくする。

この場合、制御信号発生器15~は、インデックスN+1、N+2、N+3 等に対してインデックス1、2、3 等が取られるように、すなわちインデックスからNが減算されるように、またインデックス 0、1、2等に対しインデックス16、15、14等が取られるように適合させる。すなわち、

とする。

本発明は上述した実施例のみに限定されず、幾多の変更を加えうること勿論である。

4. 図面の簡単な説明

第1図は、本発明デジタル-アナログ変換器の 第1実施例を示す回路図、

第2a図は、N個の電流源の電流強度を示す線図、 第2b図は、第1副期間中組合せ回路の出力端に 結合される電流源を説明するための線図、

第2c図は、第2副期間中組合せ回路の出力端に 結合される電流源を説明するための線図、

第3図は、本発明デジタルーアナログ変換器の 第2実施例を示す回路図、

第4図は、本発明デジタル-アナログ変換器の 第3実施例を示す回路図、

第5図は、期間をJ個の副期間に細分した状態 を示す線図、

第6図は、電流強度に高次の勾配が存在するN個の電流源および1つの期間中の4個の副期間中に組合せ回路の出力端に結合される電流源の電流強度を示す線図である。

1 ... 入力端子

2…出力端子

3. 3′. 3′…電流源回路

4. 4′ …組合せ回路

5 …平均化回路

15, 15', 15'…制御信号発生器

30…変換器

38…排他的ORゲート

特 許 出 願 人 エヌ・ペー・フィリップス・ フルーイランペンファブリケン

代理人弁理士 杉

村

暁


震說

同 弁理士

Ħ


與






| Total | Tot

FIG. 3





This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:
☐ BLACK BORDERS
☐ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
☐ FADED TEXT OR DRAWING
BLURRED OR ILLEGIBLE TEXT OR DRAWING
☐ SKEWED/SLANTED IMAGES
☐ COLOR OR BLACK AND WHITE PHOTOGRAPHS
☐ GRAY SCALE DOCUMENTS
☐ LINES OR MARKS ON ORIGINAL DOCUMENT
☐ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY
Потнер.

IMAGES ARE BEST AVAILABLE COPY.

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.